您是否也遇到這些Layout設計難題？
DO YOU ALSO ENCOUNTER THESE LAYOUT DESIGN PROBLEMS?
反復溝通耗時長
需求變更像打地鼠？
需求變更像打地鼠？
內部缺人
設計周期被迫拖延？
設計周期被迫拖延？
設計錯誤頻發
返工成本高到懷疑人生？
返工成本高到懷疑人生？
多方對接混亂
交付周期無法保障？
交付周期無法保障？
Layout設計能力
LAYOUT DESIGN CAPABILITIESPCB設計能力
-
層數可達40層
-
PIN數≤60000
-
BGA間距≥0 20MM
-
通訊號≤12G（差分訊號）
-
線寬≥2MIL（HDI）
-
線距≥2MIL（HDI）
-
BGA-PIN數≤2500
-
價格HDI任意層互聊（ELIC）
設計周期 · 快至3天交付
DESIGN CYCLE·DELIVERY AS FAST AS 3 DAYS單板PIN數/設計交期（工作日）
- [≤1000PIN] 3-5天
- [2000-3000PIN] 5-7天
- [≥4000PIN] 8-12天
- [≥6000PIN] 12-15天
- [≥8000PIN]15-18天
- [≥10000PIN] 18-20天
- [≥14000PIN] 20-22天
- [≥16000PIN] 22-30天
注：以上周期為常規項目參考，加急項目可壓縮30%周期
設計流程
DESIGN PROCESS
- 客戶需提供資料
- 原理圖(DSN或POWERLOGIC)、網表、封裝、結構圖(DXF)需新建庫的器件資料、設計要求等。
- 布局、布線評審
- 依據設計規范、設計指導書、客戶設計要求以及相關CHECKLIST進行。項目啟動后，我方工程師進行原理圖DRC檢查 ，結構核對等電氣設計要求，有問題第一時間反饋EQ記錄給客戶。
- 客戶布局確認
- 提供布局檔案、結構檔案供客戶進行布局審查；客戶確認布局合理性、層疊方案、阻抗方案、結構、封裝，并確認布線參數。
- 設計資料輸出
- PCB源文件、GERBER檔案、裝配檔案、鋼網檔案、結構檔案等PCB LAYOUT設計完成后，我方工程師進行互檢，包括DFM檢查，QA檢查，EMC檢查，客戶確認OK后,出GERBER等生產文件。
為什么超過10,000家客戶信任捷多邦？
WHY DO MORE THAN 10,000 CUSTOMERS TRUST JDB?資深工程團隊
30+工程師平均8年經驗
← 服務華為/大疆等頭部客戶
全流程在線協同
客戶、FAE、設計師
三方實時同步
設計+制造一站式交付
無縫對接
打樣與量產
全流程質檢機制
3輪DRC檢查
杜絕低級錯誤
交付樣例&客戶反饋
DELIVERY SAMPLES & CUSTOMER FEEDBACK
某工業自動化客戶
“從首次溝通到交付僅用5天，比原計劃提前3天”
某智能穿戴客戶 CTO
“和捷多邦配合非常順暢，FAE響應迅速，設計師懂我們行業，圖紙一次就過”
某新能源客戶研發負責人
“我們以前自己做Layout經常出問題，交給捷多邦后，交期快、圖紙也更規范了”
某醫療電子客戶 項目經理
“不只是畫圖，更像一個能站在制造角度思考的設計團隊”
24H服務熱線: 
